IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

IN RE APPLICATION OF: Yasuyoshi ITOH, et al.			GAU:		
SERIAL NO: New Application			EXAMINER:		
FILED:	Herewith				
FOR:	SEMICONDUCTOR DEVICE				
REQUEST FOR PRIORITY					
	IONER FOR PATENTS PRIA, VIRGINIA 22313				
SIR:					
☐ Full benefit of the filing date of U.S. Application Serial Number provisions of 35 U.S.C. §120.			, filed	, is claimed pursuant to the	
Full benefit of the filing date(s) of U.S. Provisional Application(s) is claimed pursuant to the provisions of 35 U.S.C. §119(e): <u>Application No.</u> <u>Date Filed</u>					
Applicants claim any right to priority from any earlier filed applications to which they may be entitled pursuant to the provisions of 35 U.S.C. §119, as noted below.					
In the matte	r of the above-identified applica	tion for patent, notice is he	reby given that	the applicants claim as priority:	
COUNTRY		PLICATION NUMBER 02-182441	MONTH/DAY/YEAR		
Japan Japan		03-009516		June 24, 2002 January 17, 2003	
Certified co	pies of the corresponding Conve	ention Application(s)			
are submitted herewith					
☐ will be submitted prior to payment of the Final Fee					
☐ were filed in prior application Serial No. filed					
☐ were submitted to the International Bureau in PCT Application Number Receipt of the certified copies by the International Bureau in a timely manner under PCT Rule 17.1(a) has been acknowledged as evidenced by the attached PCT/IB/304.					
☐ (A) Application Serial No.(s) were filed in prior application Serial No. filed ; and					
☐ (B) Application Serial No.(s)					
☐ are submitted herewith					
☐ will be submitted prior to payment of the Final Fee					
			Respectfully S	ubmitted,	
22850			OBLON, SPIVAK, McCLELLAND, MAIER & NEUSTADT, P.C.		
			Marvin J. Spivak		
			Registration No. 24,913		
			O lasta Ma Oli III		

Tel. (703) 413-3000 Fax. (703) 413-2220 (OSMMN 05/03) C. Irvin McClelland Registration Number 21,124

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年 6月24日

出 願 番 号

Application Number:

特願2002-182441

[ST.10/C]:

[JP2002-182441]

出 願 人

Applicant(s):

三菱電機株式会社

2002年 7月 9日

特許庁長官 Commissioner, Japan Patent Office





特2002-182441

【書類名】 特許願

【整理番号】 539376JP01

【提出日】 平成14年 6月24日

【あて先】 特許庁長官殿

【国際特許分類】 H01L 29/78

【発明者】

【住所又は居所】 東京都千代田区丸の内二丁目2番3号 三菱電機株式会

社内

【氏名】 伊藤 康悦

【発明者】

【住所又は居所】 東京都千代田区丸の内二丁目2番3号 三菱電機株式会

社内

【氏名】 上野 修一

【発明者】

【住所又は居所】 東京都千代田区丸の内二丁目2番3号 三菱電機株式会

社内

【特許出願人】

【識別番号】 000006013

【氏名又は名称】 三菱電機株式会社

【代理人】

【識別番号】 100089233

【弁理士】

【氏名又は名称】 吉田 茂明

【選任した代理人】

【識別番号】 100088672

【弁理士】

【氏名又は名称】 吉竹 英俊

特2002-182441

【選任した代理人】

【識別番号】 100088845

【弁理士】

【氏名又は名称】 有田 貴弘

【手数料の表示】

【予納台帳番号】 012852

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 半導体装置およびその製造方法

【特許請求の範囲】

【請求項1】 表面に溝を有する半導体基板と、

前記半導体基板内において前記表面に面して形成されたソース領域、前記ソース領域とは前記溝を介して離隔して、前記半導体基板内において前記表面に面して形成されたドレイン領域、前記表面のうち少なくとも前記ソース領域と前記ドレイン領域とに挟まれた部分の上に、前記溝に入り込むように形成されたゲート絶縁膜、および、前記ゲート絶縁膜上に、前記溝に入り込むように形成されたゲート電極を含むMIS (Metal Insulator Semiconductor) トランジスタとを備え、

前記ゲート絶縁膜中には、電荷を保持することが可能な第1および第2の電荷 保持部が前記溝を挟むように形成されている

半導体装置。

【請求項2】 請求項1に記載の半導体装置であって、

前記ゲート絶縁膜は、第1のシリコン酸化膜、シリコン窒化膜、および、第2のシリコン酸化膜の順に積層された積層膜であって、

前記第1および第2の電荷保持部とは、前記シリコン窒化膜のうち前記溝を挟む、互いに対向する第1および第2の部分である

【請求項3】 請求項1に記載の半導体装置であって、

前記ゲート絶縁膜のうち前記溝に入り込んだ部分には、前記第1および第2の 電荷保持部は形成されない

半導体装置。

半導体装置。

【請求項4】 請求項1に記載の半導体装置であって、

前記半導体基板上には、他のソース領域、他のドレイン領域、他のゲート絶縁 膜および他のゲート電極を有する他のMISトランジスタも形成されている 半導体装置。

【請求項5】 請求項4に記載の半導体装置であって、

前記ゲート絶縁膜のうち前記溝に入り込んだ部分には、前記第1および第2の 電荷保持部は形成されず、かつ、前記他のMISトランジスタの前記他のゲート 絶縁膜が延在して形成されている

半導体装置。

【請求項6】 請求項1に記載の半導体装置であって、

前記第1および第2の電荷保持部は、前記ソース領域および前記ドレイン領域 上で終端している

半導体装置。

【請求項7】 請求項6に記載の半導体装置であって、

前記第1および第2の電荷保持部の前記終端部分には、前記終端部分を覆う絶 縁膜が形成された

半導体装置。

【請求項8】 請求項1に記載の半導体装置であって、

前記溝の上端部および底部の角部分は丸められている

半導体装置。

【請求項9】 請求項1に記載の半導体装置であって、

前記第1および第2の電荷保持部は、前記ゲート絶縁膜内に複数形成されたドットである

半導体装置。

【請求項10】 請求項9に記載の半導体装置であって、

前記ドットは、シリコンまたはシリコン窒化膜で構成される

半導体装置。

【請求項11】 (a)表面を有する半導体基板を準備する工程と、

- (b) 前記半導体基板の前記表面にエッチング技術を用いて溝を形成する工程と、
- (c)ソース領域およびドレイン領域を不純物注入により、前記半導体基板内において前記表面に面した位置に、両者間に前記溝を挟むようにして形成する工程と、
 - (d) 前記表面のうち少なくとも前記ソース領域と前記ドレイン領域とに挟ま

れた部分の上に、電荷を保持することが可能な電荷保持部を含むゲート絶縁膜を 形成する工程と、

(e) 前記ゲート絶縁膜上にゲート電極を形成してMISトランジスタを完成 する工程と

を備え、

前記ゲート絶縁膜は、第1のシリコン酸化膜、シリコン窒化膜、および、第2のシリコン酸化膜の順に積層された積層膜であり、

前記工程(d)は、

- (d1)前記第1のシリコン酸化膜および前記シリコン窒化膜を形成し終えた 段階で、フォトリソグラフィ技術およびエッチング技術により前記第1のシリコン酸化膜および前記シリコン窒化膜にパターニングを施す工程と、
- (d2) パターニングされた前記第1のシリコン酸化膜および前記シリコン窒 化膜をマスクとして用いて、前記ソース領域および前記ドレイン領域内に、素子 分離領域を形成する工程と

を含む半導体装置の製造方法。

【請求項12】 (a) 表面を有する半導体基板を準備する工程と、

- (b) 前記半導体基板の前記表面にエッチング技術を用いて溝を形成する工程と、
- (c)ソース領域およびドレイン領域を不純物注入により、前記半導体基板内において前記表面に面した位置に、両者間に前記溝を挟むようにして形成する工程と、
- (d) 前記表面のうち少なくとも前記ソース領域と前記ドレイン領域とに挟まれた部分の上に、電荷を保持することが可能な電荷保持部を含むゲート絶縁膜を 形成する工程と、
- (e)前記ゲート絶縁膜上にゲート電極を形成してMISトランジスタを完成 する工程と

を備え、

(a1)前記工程(a)の後に、前記半導体基板の前記表面にダミー膜を形成する工程と、

- (a2)前記ダミー膜上に前記ダミー膜に対してエッチング選択性を有する第 1のマスク膜を形成する工程と、
- (a3) フォトリソグラフィ技術およびエッチング技術により、前記ダミー膜および前記第1のマスク膜にパターニングを施して第1の開口部を設ける工程と
- (a4)前記第1の開口部に露出する前記半導体基板の前記表面に素子分離領域を形成する工程と、
- (a5)前記第1の開口部内に前記第1のマスク膜に対してエッチング選択性を有する層間絶縁膜を埋め込む工程と、
- (a6)前記層間絶縁膜および前記ダミー膜を残しつつ前記第1のマスク膜を エッチングにより除去する工程と、
- (a7)前記層間絶縁膜および前記ダミー膜上に、この両者に対してエッチング選択性を有する第2のマスク膜を形成して、これにエッチバックを施すことにより、前記第1のマスク膜の除去部分においてサイドウォール膜を形成する工程と

をさらに備え、

前記工程(b)において、前記層間絶縁膜および前記サイドウォール膜をマスクとしつつ前記溝を形成し、

- (b1)前記工程(b)の後に、前記溝内に前記サイドウォール膜に対してエッチング選択性を有するSOG (Spin On Glass)を埋め込む工程と、
- (b2) 前記SOG、前記ダミー膜および前記層間絶縁膜を残しつつ前記サイドウォール膜をエッチングにより除去する工程と、
- (b3)前記SOGおよび前記ダミー膜を除去する工程と をさらに備える半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

この発明は、不揮発性メモリのメモリセルに利用される半導体装置およびその 製造方法に関する。 [0002]

【従来の技術】

不揮発性メモリのメモリセルに利用される半導体装置の一つに、図35に示す構造のMONOS (Metal Oxide Nitride Oxide Semiconductor) トランジスタがある。このMONOSトランジスタは、半導体基板110内に形成されたソース領域111sおよびドレイン領域111dと、半導体基板110上に形成されたゲート絶縁膜120と、ゲート絶縁膜120上に形成されたゲート電極130とを備える。

[0003]

このうちゲート絶縁膜120は、シリコン酸化膜121、シリコン窒化膜122 およびシリコン酸化膜123の順に積層された積層膜である。メモリセルとしてこのMONOSトランジスタにプログラム(書き込み)動作を行う場合、半導体基板110、ゲート電極130、ソース領域111sおよびドレイン領域1111dの各部に適当な電圧を印加することにより、シリコン窒化膜122中の例えばドレイン領域111d側に電子等の電荷CH1をトラップさせる。一方、イレース(消去)動作を行う場合も、上記各部に適当な電圧を印加することにより、トラップされている電荷CH1を引き抜く。

[0004]

電荷CH1がトラップされている場合には、トラップされていない場合に比べてMONOSトランジスタのしきい値電圧に変化が生じる。よって、このしきい値電圧の変化を検出することにより、メモリセルに1ビットの情報が記憶されているか否かを判断する。

[0005]

なお、図36は、複数の図35のMONOSトランジスタで構成された不揮発性メモリ101の上面図である。この不揮発性メモリ101においては、ソース領域111sおよびドレイン領域111dを含むソース/ドレイン領域111がビット線として機能し、ゲート電極130がワード線として機能する。なお、図36中のメモリセルCLの部分における断面を示したのが図35であり、メモリセルCL中のデータ蓄積領域DRに電荷CH1がトラップされることになる。

[0006]

図37および図38はいずれも、図36に示した不揮発性メモリ101のより 具体的な構造の一例を示す斜視図である。図37の不揮発性メモリ101Aでは 、隣接するメモリセルCLのうちソース領域111sおよびドレイン領域111 dの部分に素子分離領域140が形成されている。また、ゲート絶縁膜120は 、チャネル長方向においてメモリセルごとに区切られている。

[0007]

一方、図38の不揮発性メモリ101Bでは、図37中の素子分離領域140に相当する部分を有しない。また、ゲート絶縁膜120は、チャネル長方向においてメモリセルごとに区切られることはなく連続している。なお、図37および図38の不揮発性メモリ101A,101Bではいずれも、MONOSトランジスタ上に形成された層間絶縁膜150を、その下部構造の表示を遮らないよう透明化して図示している。

[0008]

【発明が解決しようとする課題】

図39に示すように、不揮発性メモリ101のメモリセルたるMONOSトランジスタ(図35のMONOSトランジスタと同様の構造であるが、さらにサイドウォール絶縁膜160を備えている)のチャネル長がスケーリングの進行(素子の微細化)により短くなったとしても、トラップされた電荷CH1の誘起する電界EF1の実効的な範囲は変わることがない。

[0009]

さて、このMONOSトランジスタにおいては、シリコン窒化膜122中のドレイン領域111d側にだけ電荷CH1をトラップさせるだけではなく、ソース領域111s側にも電荷をトラップさせることが可能である。そこで、ソース/ドレインのそれぞれの側に電荷をトラップさせれば、一つのメモリセルで2ビットの情報を保持することが可能となる。

[0010]

図40のうち上側のMONOSトランジスダは、ソース/ドレインのそれぞれの側に電荷をトラップさせた場合を示している。ここでは、ドレイン領域111

d側にトラップさせた電荷CH1をbit1と表示し、ソース領域111s側にトラップさせた電荷CH2をbit2と表示している。

[0011]

さて、図40のうち下側に示すように、ソース/ドレインの両側に電荷をトラップさせる場合も、スケーリングによりチャネル長が短くなる。このとき、ソース/ドレインのそれぞれの側に電荷をトラップさせようとすると、最初にトラップされた電荷CH1の誘起する電界EF1の斥力により、電荷CH2のトラップが妨げられる場合がある(図40中の電荷CH2a)。よって、従来の半導体装置の構造のままでは、スケーリングが進んだときに、一つのメモリセルに多ビットの情報を保持させることが困難となる。

[0012]

そこで、この発明の課題は、不揮発性メモリのスケーリングが進んだ場合にも、一つのメモリセルに多ビットの情報を保持させることが可能な半導体装置およびその製造方法を提供することにある。

[0013]

【課題を解決するための手段】

請求項1に記載の発明は、表面に溝を有する半導体基板と、前記半導体基板内において前記表面に面して形成されたソース領域、前記ソース領域とは前記溝を介して離隔して、前記半導体基板内において前記表面に面して形成されたドレイン領域、前記表面のうち少なくとも前記ソース領域と前記ドレイン領域とに挟まれた部分の上に、前記溝に入り込むように形成されたゲート絶縁膜、および、前記ゲート絶縁膜上に、前記溝に入り込むように形成されたゲート電極を含むMIS(Metal Insulator Semiconductor)トランジスタとを備え、前記ゲート絶縁膜中には、電荷を保持することが可能な第1および第2の電荷保持部が前記溝を挟むように形成されている半導体装置である。

[0014]

請求項2に記載の発明は、請求項1に記載の半導体装置であって、前記ゲート 絶縁膜は、第1のシリコン酸化膜、シリコン窒化膜、および、第2のシリコン酸 化膜の順に積層された積層膜であって、前記第1および第2の電荷保持部とは、 前記シリコン窒化膜のうち前記溝を挟む、互いに対向する第1および第2の部分 である半導体装置である。

[0015]

請求項3に記載の発明は、請求項1に記載の半導体装置であって、前記ゲート 絶縁膜のうち前記溝に入り込んだ部分には、前記第1および第2の電荷保持部は 形成されない半導体装置である。

[0016]

請求項4に記載の発明は、請求項1に記載の半導体装置であって、前記半導体 基板上には、他のソース領域、他のドレイン領域、他のゲート絶縁膜および他の ゲート電極を有する他のMISトランジスタも形成されている半導体装置である

[0017]

請求項5に記載の発明は、請求項4に記載の半導体装置であって、前記ゲート 絶縁膜のうち前記溝に入り込んだ部分には、前記第1および第2の電荷保持部は 形成されず、かつ、前記他のMISトランジスタの前記他のゲート絶縁膜が延在 して形成されている半導体装置である。

[0018]

請求項6に記載の発明は、請求項1に記載の半導体装置であって、前記第1および第2の電荷保持部は、前記ソース領域および前記ドレイン領域上で終端している半導体装置である。

[0019]

請求項7に記載の発明は、請求項6に記載の半導体装置であって、前記第1および第2の電荷保持部の前記終端部分には、前記終端部分を覆う絶縁膜が形成された半導体装置である。

[0020]

請求項8に記載の発明は、請求項1に記載の半導体装置であって、前記溝の上端部および底部の角部分は丸められている半導体装置である。

[0021]

請求項9に記載の発明は、請求項1に記載の半導体装置であって、前記第1お

よび第2の電荷保持部は、前記ゲート絶縁膜内に複数形成されたドットである半 導体装置である。

[0022]

請求項10に記載の発明は、請求項9に記載の半導体装置であって、前記ドットは、シリコンまたはシリコン窒化膜で構成される半導体装置である。

[0023]

請求項11に記載の発明は、(a)表面を有する半導体基板を準備する工程と、(b)前記半導体基板の前記表面にエッチング技術を用いて溝を形成する工程と、(c)ソース領域およびドレイン領域を不純物注入により、前記半導体基板内において前記表面に面した位置に、両者間に前記溝を挟むようにして形成する工程と、(d)前記表面のうち少なくとも前記ソース領域と前記ドレイン領域とに挟まれた部分の上に、電荷を保持することが可能な電荷保持部を含むゲート絶縁膜を形成する工程と、(e)前記ゲート絶縁膜上にゲート電極を形成してMISトランジスタを完成する工程とを備え、前記ゲート絶縁膜は、第1のシリコン酸化膜、シリコン窒化膜、および、第2のシリコン酸化膜の順に積層された積層膜であり、前記工程(d)は、(d1)前記第1のシリコン酸化膜および前記シリコン窒化膜を形成し終えた段階で、フォトリソグラフィ技術およびエッチング技術により前記第1のシリコン酸化膜および前記シリコン窒化膜を形成し終えた段階で、フォトリソグラフィ技術およびエッチング技術により前記第1のシリコン酸化膜および前記シリコン窒化膜を形成し終えた段階で、フォトリングラフィ技術およびエッチング技術により前記第1のシリコン酸化膜および前記シリコン窒化膜を形成した前記第1のシリコン酸化膜および前記シリコン窒化膜をマスクとして用いて、前記ソース領域および前記ドレイン領域内に、素子分離領域を形成する工程とを含む半導体装置の製造方法である。

[0024]

請求項12に記載の発明は、(a)表面を有する半導体基板を準備する工程と、(b)前記半導体基板の前記表面にエッチング技術を用いて溝を形成する工程と、(c)ソース領域およびドレイン領域を不純物注入により、前記半導体基板内において前記表面に面した位置に、両者間に前記溝を挟むようにして形成する工程と、(d)前記表面のうち少なくとも前記ソース領域と前記ドレイン領域とに挟まれた部分の上に、電荷を保持することが可能な電荷保持部を含むゲート絶縁膜を形成する工程と、(e)前記ゲート絶縁膜上にゲート電極を形成してMI

Sトランジスタを完成する工程とを備え、(a1)前記工程(a)の後に、前記 半導体基板の前記表面にダミー膜を形成する工程と、(a2)前記ダミー膜上に 前記ダミー膜に対してエッチング選択性を有する第1のマスク膜を形成する工程 と、(a3)フォトリソグラフィ技術およびエッチング技術により、前記ダミー 膜および前記第1のマスク膜にパターニングを施して第1の開口部を設ける工程 と、(a4)前記第1の開口部に露出する前記半導体基板の前記表面に素子分離 領域を形成する工程と、(a5)前記第1の開口部内に前記第1のマスク膜に対 してエッチング選択性を有する層間絶縁膜を埋め込む工程と、(a6)前記層間 絶縁膜および前記ダミー膜を残しつつ前記第1のマスク膜をエッチングにより除 去する工程と、(a7)前記層間絶縁膜および前記ダミー膜上に、この両者に対 してエッチング選択性を有する第2のマスク膜を形成して、これにエッチバック を施すことにより、前記第1のマスク膜の除去部分においてサイドウォール膜を 形成する工程とをさらに備え、前記工程(b)において、前記層間絶縁膜および 前記サイドウォール膜をマスクとしつつ前記溝を形成し、(b1)前記工程(b)の後に、前記溝内に前記サイドウォール膜に対してエッチング選択性を有する SOG(Spin On Glass)を埋め込む工程と、(b2)前記SOG、前記ダミー 膜および前記層間絶縁膜を残しつつ前記サイドウォール膜をエッチングにより除 去する工程と、(b3)前記SOGおよび前記ダミー膜を除去する工程とをさら に備える半導体装置の製造方法である。

[0025]

【発明の実施の形態】

<実施の形態1>

本実施の形態は、チャネル部分に溝が形成され、ゲート絶縁膜中のシリコン窒 化膜が電荷保持部として溝を挟むように形成された構造のMONOSトランジス タを備える半導体装置である。

[0026]

図1は、本実施の形態に係る半導体装置の備えるMONOSトランジスタを示す図である。図1に示すように、このMONOSトランジスタは、シリコン基板等の半導体基板110内に形成されたソース領域111sおよびドレイン領域1

11dと、半導体基板110上に形成されたゲート絶縁膜120と、ゲート絶縁膜120上に形成されたゲート電極130とを備える。このうちゲート絶縁膜120は、シリコン酸化膜121、シリコン窒化膜122およびシリコン酸化膜123の順に積層された積層膜である。

[0027]

さて、本実施の形態においては、半導体基板110の表面のうちソース領域1 11sおよびドレイン領域111d間のチャネル部分に、溝TR1が形成されている。また、ゲート絶縁膜120およびゲート電極130は、いずれも溝TR1に入り込むように形成されている。そして、シリコン窒化膜122のうち、溝TR1を挟む、互いに対向するソース側部分およびドレイン側部分が、電荷CH1、CH2を保持することが可能な第1および第2の電荷保持部として機能する。

[0028]

このように、チャネル中央付近に溝TR1を形成し、溝TR1内にゲート電極 130が入り込むように形成されておれば、第1の電荷保持部に電荷CH1をトラップさせた後に第2の電荷保持部に電荷CH2をトラップさせる場合に、ゲート電極のうち溝TR1内の部分130aがシールドの役割を果たす。

[0029]

MONOSトランジスタにプログラム動作およびイレース動作を行う場合は、 ゲート電極130に例えば0[V]や3[V]といった固定電位が与えられる。 これにより、第1の電荷保持部の電荷CH1の誘起する電界EF1の影響が第2 の電荷保持部に及ぶことがなく、スケーリングが進んだ場合であっても第2の電 荷保持部への電荷CH2のトラップが妨げられることがないからである。

[0030]

よって、このMONOSトランジスタを不揮発性メモリのメモリセルに適用すれば、不揮発性メモリのスケーリングが進んだ場合にも、一つのメモリセルに多ビットの情報を保持させることが可能な半導体装置を実現できる。もちろん、図1に記載のMONOSトランジスタを複数、半導体基板110上に形成し、図36~図38のようにアレイ状に配置すれば、複数のメモリセルからなる不揮発性メモリを構成できる。

[0031]

メモリセルとして、このMONOSトランジスタにプログラム動作およびイレース動作を行う場合は、図35に示したのと同様にして、半導体基板110、ゲート電極130、ソース領域111sおよびドレイン領域1111dの各部に適当な電圧を印加することにより行えばよい。なお、ソース領域111sおよびドレイン領域111dの電位を浮遊状態とし、ゲート電極130と半導体基板110との間に所定の電位差を与えれば、第1および第2の電荷保持部にトラップされた電荷CH1、CH2を一括してゲート電極130に引き抜くことが可能であり、一括消去時に便利となる。また、トラップさせる電荷CH1、CH2は電子に限られるわけではなく、例えば正孔であってもよい。

[0032]

なお、ソース領域111sおよびドレイン領域111d間に溝TR1が形成されているので、実効チャネル長LGが大きくなり、パンチスルーへの耐性も向上する。

[0033]

<実施の形態2>

本実施の形態は、実施の形態1に係る半導体装置の製造方法の一例である。

[0034]

まず、図2に示すように、半導体基板110上に、フォトレジストやシリコン酸化膜、シリコン窒化膜等のマスク201を形成し、これに開口部OP1を設けて半導体基板1の表面に溝TR1を異方性エッチングにより形成する。

[0035]

次に、ウェル形成やチャネルドープなどを行う。その後、図3に示すように、フォトレジスト等のマスク202を形成して、LDD (Lightly Doped Drain) 領域111sa,111daを不純物注入IP1により、半導体基板1内において表面に面した位置に、両者間に溝TR1を挟むようにして形成する。この後、同様にしてLDD領域111sa,111daよりも高濃度の不純物注入を行って、ソース領域111sおよびドレイン領域111dを形成する。

[0036]

そして、半導体基板 1 上にゲート絶縁膜 1 2 0 を形成する(図4)。ここで、ゲート絶縁膜 1 2 0 は、シリコン酸化膜 1 2 1、シリコン窒化膜 1 2 2、および、シリコン酸化膜 1 2 3 の順に積層された積層膜であるが、本実施の形態においては、シリコン窒化膜 1 2 2 を素子分離領域 1 4 0 形成用のマスクとして用いる

[0037]

すなわち、シリコン酸化膜121およびシリコン窒化膜122を形成し終えた 段階で、フォトリソグラフィ技術およびエッチング技術によりシリコン酸化膜121およびシリコン窒化膜122にパターニングを施す。そして、パターニング されたシリコン酸化膜121およびシリコン窒化膜122をマスクとして用いて、ソース領域111sおよびドレイン領域111d内に、素子分離領域140を 例えばLOCOS(LOCal Oxidation of Silicon)法等により形成する。そして、半導体基板1上の全面にシリコン酸化膜123を形成する。

[0038]

その後、ゲート絶縁膜123上にゲート電極130を形成すれば、実施の形態 1において示したMONOSトランジスタが完成する。

[0039]

このようにすれば、実施の形態1に係る半導体装置を製造することができる。 また、シリコン酸化膜121およびシリコン窒化膜122をマスクとして用いて 素子分離領域140を形成するので、新たにマスク形成することなく素子分離領域140をゲート絶縁膜120の形成途中に形成できる。よって、製造工程が簡 略化でき、低コスト化が図れる。

[0040]

なお、本実施の形態においては、LDD領域1111sa, 111daの形成を 先に行った後、ソース領域111sおよびドレイン領域111dを形成する場合 について説明した。

[0041]

しかし、ソース領域111sおよびドレイン領域111dの形成後に、LDD 領域111sa, 111daの形成を行っても良い。 [0042]

その場合には、半導体基板110上にフォトレジスト等のマスクを形成して、 まずLDD領域を含まないソース領域およびドレイン領域が形成されるようその マスクをパターニングする。その後に不純物注入を行って、比較的高濃度のソー ス領域およびドレイン領域を形成する。

[0043]

次に、そのマスクのサイズをレジストアッシング等により必要な分だけシュリンクさせる(小さくする)。その後、不純物注入を行って、比較的低濃度のLD D領域を形成する。

[0044]

このようにすれば、ソース領域111sおよびドレイン領域111dの形成後に、LDD領域111sa,111daの形成が行える。

[0045]

なお、先述の場合と同様、LDD領域111sa, 111daの形成を先に行った後、ソース領域111sおよびドレイン領域111dを形成する場合の他の例としては、RELACS (Resolution Enhancement Lithography Assisted by Chemical Shrink) 技術を利用した方法が考えられる(RELACS技術については、文献"0.1µm Level Contact Hole Pattern Formation with KrF Lithography by Resolution Enhancement Lithography Assisted by Chemical Shrink (RELACS)" T.Toyoshima et al., IEDM1998, p.333を参照のこと)。

[0046]

すなわちこの場合は、半導体基板110上にフォトレジスト等のマスクを形成して、まずLDD領域が形成されるようそのマスクをパターニングする。その後に不純物注入を行って、比較的低濃度のLDD領域を形成する。

[0047]

次に、そのマスクのサイズをRELACS技術により必要な分だけ拡大させる (大きくする)。その後、不純物注入を行って、比較的高濃度のソース領域およ びドレイン領域を形成する。

[0048]

このようにすれば、LDD領域111sa, 111daの形成後に、ソース領域111sおよびドレイン領域111dの形成が行える。

[0049]

また、上記においては、マスクとしてフォトレジストを採用する場合を示したが、下地や周りに露出している材料とのエッチング選択比が確保できる材料であれば、シリコン酸化膜やシリコン窒化膜、ポリシリコン等もマスクに採用してよい。

[0050]

これらの材料を用いて、ソース領域111sおよびドレイン領域111dの形成後に、LDD領域111sa,111daの形成を行う場合には、シュリンク時に等方性エッチングを採用すればよい。また、逆に、LDD領域111sa,111daの形成後に、ソース領域111sおよびドレイン領域111dの形成を行う場合には、マスクサイズ拡大時にマスクと同じ材料の堆積とエッチバックとを行ってサイドウォール形成を行えばよい。

[0.051]

マスクの材料には、下地材料や前後の工程を考慮して、適切なものを選択すればよい。

[0052]

また、本実施の形態においては、図4に示したようにシリコン窒化膜122を素子分離領域140形成用のマスクとして用いたが、もちろん素子分離領域14 0形成用のマスクはシリコン窒化膜122に限られるわけではない。

[0053]

すなわち、一般的に行われるように、半導体基板110上にフォトレジストを 形成し、これをパターニングしてマスクとし、素子分離領域140をLOCOS 法等にて形成してもよい。

[0054]

また、溝TR1を先に形成し、素子分離領域140を後に形成することも必須ではない。よって、素子分離領域140を予め形成した半導体基板110を用意し、その基板に溝TR1を形成してもよい。

[0055]

ただし、本実施の形態のように、溝TR1を先に、素子分離領域140を後に 形成して、ゲート絶縁膜120中のシリコン窒化膜122を素子分離領域140 形成用のマスクとして用いれば、無駄な工程が省けるという利点がある。

[0056]

<実施の形態3>

本実施の形態は、実施の形態1に係る半導体装置の製造方法の他の一例である

[0057]

まず、半導体基板110上にダミー膜(例えばシリコン酸化膜)203を形成し、その上にさらにダミー膜203に対してエッチング選択性を有する第1のマスク膜(例えばシリコン窒化膜)204を形成する(図5)。なお、図5~図13においてダミー膜203の符号に(120)と並記しているのは、実施の形態7においてもこれらの図を用いるためであり、本実施の形態においては(120)との並記部分は無視してよい。

[0058]

次に、フォトレジスト205を形成し、これにパターニングを行って開口部〇 P2を設ける(図6)。そして、ダミー膜203および第1のマスク膜204に 異方性エッチングを施す。これにより素子分離領域が形成されるべき領域AR1 に開口部が形成される(図7)。

[0059]

続いて、フォトレジスト205を除去し、領域AR1の開口部に露出する半導体基板110の表面に素子分離領域140を例えばLOCOS法等により形成する(図8)。そして、第1のマスク膜204に対してエッチング選択性を有する層間絶縁膜(例えばシリコン酸化膜)150を、半導体基板110上の全面に形成して、その表面をCMP(Chemical Mechanical Polishing)で研磨し、第1のマスク膜204を露出させる。これにより、層間絶縁膜150が領域AR1の開口部内に埋め込まれる(図9)。そして、エッチング選択性を利用して、層間絶縁膜150およびダミー膜203を残しつつ第1のマスク膜204をエッチン

グにより除去する(図10)。

[0060]

次に、層間絶縁膜150およびダミー膜203上に、この両者に対してエッチング選択性を有する第2のマスク膜(例えばシリコン窒化膜)を形成して、これにエッチバックを施すことにより、第1のマスク膜204の除去部分においてサイドウォール膜206を形成する(図11)。

[0061]

そして、層間絶縁膜150およびサイドウォール膜206をマスクとしつつエッチングを行い、溝TR1を形成する(図12)。その後、溝TR1内にサイドウォール膜206に対してエッチング選択性を有するSOG(Spin On Glass)207を埋め込む(図13)。

[0062]

続いて、エッチング選択性を利用して、SOG207、ダミー膜203および 層間絶縁膜150を残しつつサイドウォール膜206をエッチングにより除去す る。そして、SOGを除去する(図14)。SOGは、熱酸化法等で形成された シリコン酸化膜に比べてエッチング速度が速いという特性を有している。よって 、SOGを用いることで、層間絶縁膜150およびダミー膜203を残しつつS OG207だけを除去することが可能である。

[0063]

これにより半導体基板110に溝TR1が形成された状態となるので、この後、ダミー膜203を除去すれば、実施の形態2における図3以降の工程を行うことで、実施の形態1に係る半導体装置を製造することが可能となる。

[0064]

本実施の形態によれば、層間絶縁膜150およびサイドウォール膜206をマスクとしつつ溝TR1を形成し、その後、サイドウォール膜206、SOG207およびダミー膜203を除去する。よって、素子分離領域140を形成した後に溝TR1を形成することができる。

[0065]

<実施の形態4>

本実施の形態は、実施の形態1に係る半導体装置の変形例であって、ゲート絶縁膜120のうち溝TR1に入り込んだ部分には、電荷保持部たるシリコン窒化膜122が形成されない構造のMONOSトランジスタを備える半導体装置である。

[0066]

[0067]

このように、ゲート絶縁膜120のうち溝TR1に入り込んだ部分に、電荷保持部たるシリコン窒化膜122が形成されていなければ、溝TR1部分のゲート 絶縁膜124の膜厚を薄くすることができる。よって、溝TR1部分におけるチャネル生成に必要なゲート電圧の値を低く抑えることができる。

[0068]

また、図16に示すように、半導体基板110上に、ソース領域211s、ドレイン領域211d、ゲート絶縁膜125、ゲート電極230、およびサイドウォール絶縁膜231を有する他のMISトランジスタも形成されておれば、図15の新たなゲート絶縁膜124の代わりに、ゲート絶縁膜125を溝TR1内に延在して形成してもよい。

[0069]

半導体基板 1 1 0 上に他のM I Sトランジスタが形成されておれば、MONO Sトランジスタを例えばメモリセルに用い、他のM I Sトランジスタを論理回路 の構成素子に用いるシステム L S I (Large Scale Integration) として構成することが可能である。

[0070]

そして、他のMISトランジスタのゲート絶縁膜125を溝TR1内に延在して形成することで、MONOSトランジスタのゲート絶縁膜のうち溝TR1に入

り込んだ部分の材質を、他のゲート絶縁膜125の材質と同じくすることができ 、例えば高誘電率絶縁膜を溝TR1部分に採用することが可能となる。

[0071]

<実施の形態5>

本実施の形態は、実施の形態4に係る半導体装置の製造方法の一例である。

[0072]

まず、図17に示すように、溝TR1の形成に先立って半導体基板110上に、シリコン酸化膜121、シリコン窒化膜122、およびシリコン酸化膜を順に積層し、ゲート絶縁膜120を形成する。そして、ゲート絶縁膜120上にフォトレジスト等のマスク208を形成し、これに開口部OP3を設ける。

[0073]

そして、ゲート絶縁膜120のうち開口部OP3に露出する部分をもエッチングしつつ、異方性エッチングにより半導体基板110の表面に溝TR1を形成する。その後、マスク208を除去し、必要であればチャネル部分に斜め回転注入法により不純物注入IP2を行う(図18)。なお、しきい値電圧の設定如何によって、不純物注入IP2を行うかどうかを決定すればよい。

[0074]

次に、溝TR1内に新たなゲート絶縁膜124を形成する(図19)。ゲート 絶縁膜124をシリコン酸化膜で構成する場合には、熱酸化法やランプ酸化法(あるいはRTO法: Rapid Thermal Oxidation Method)を採用すればよい。

[0075]

この後、図20に示すように、フォトレジスト等のマスク202を形成して、 LDD領域111sa,111daを不純物注入IP1により、半導体基板1内 において表面に面した位置に、両者間に溝TR1を挟むようにして形成する。こ の後、同様にしてLDD領域111sa,111daよりも高濃度の不純物注入 を行って、ソース領域111sおよびドレイン領域111dを形成する。

[0076]

その後、マスク202を除去してゲート絶縁膜120上にゲート電極130を 形成すれば、図15に示すMONOSトランジスタを製造することができる。 [0077]

なお、図37のような素子分離領域140を有する構造を製造する場合には、例えば図17の段階よりも前に、シリコン酸化膜121およびシリコン窒化膜122を形成し終えた段階で、フォトリソグラフィ技術およびエッチング技術によりシリコン酸化膜121およびシリコン窒化膜122にパターニングを施しておく。そして、パターニングされたシリコン酸化膜121およびシリコン窒化膜122をマスクとして用いて、素子分離領域140を例えばLOCOS法等により形成しておけばよい。また、素子分離領域140の形成前にソース領域111sおよびドレイン領域111dを形成しておいてもよい。

[0078]

また、図16に示すMONOSトランジスタを製造する場合には、例えば図18の段階後にゲート絶縁膜125を半導体基板110上の全面に形成し、その後、ソース/ドレインの形成を経て、ゲート電極130、230を一つのパターニングプロセスで形成すればよい。

[0079]

なお、LDD領域とソース/ドレインの形成の先後については、実施の形態2 において説明したように、いずれであってもよい。

[0080]

<実施の形態6>

本実施の形態は、実施の形態4に係る半導体装置の製造方法の他の一例である。なお、本実施の形態では、図37のような素子分離領域140を有する構造を製造する場合を想定している。

[0081]

まず、半導体基板110上にシリコン酸化膜121およびシリコン窒化膜12 2を形成する。その後、シリコン窒化膜122上にフォトレジスト等のマスク2 09を形成し、素子分離領域140を形成する領域が開口するよう開口部OP4 をマスク209に設ける(図21)。

[0082]

次に、マスク209を用いて開口部OP4に露出するシリコン酸化膜121お

よびシリコン窒化膜122をエッチングにより除去し、マスク209を除去する。そして、不純物注入IP3を行い(図22)、半導体基板110内にソース領域111s b およびドレイン領域111d b を形成する。

[0083]

続いて、シリコン酸化膜121およびシリコン窒化膜122をマスクとして用いて、ソース領域111sbおよびドレイン領域111db内に、素子分離領域140を例えばLOCOS法等により形成する(図23)。その後、シリコン窒化膜122および素子分離領域140上にフォトレジスト等のマスク210を形成し、これに開口部OP5を設ける(図24)。

[0084]

次に、シリコン酸化膜121およびシリコン窒化膜122のうち開口部OP5 に露出する部分をもエッチングしつつ、異方性エッチングにより半導体基板110の表面に溝TR1を形成する。そして、マスク210を除去し、必要であればチャネル部分に斜め回転注入法により不純物注入IP2を行う(図25)。しきい値電圧の設定如何によって、不純物注入IP2を行うかどうかを決定すればよい。なお、図25は、図24内の領域AR2を拡大表示したものである。

[0085]

その後、半導体基板110上の全面に、熱酸化法等によりシリコン酸化膜123および124を形成し(図26)、ゲート絶縁膜123および124上にゲート電極130を形成する。このようにすれば、図15に示すMONOSトランジスタを製造することができる。また、図16に示すMONOSトランジスタを製造する場合には、例えば図26においてシリコン酸化膜123および124の代わりに、他のMISトランジスタのゲート絶縁膜125を形成してもよい。

[0086]

このようにすれば、実施の形態2におけると同様、シリコン酸化膜121およびシリコン窒化膜122をマスクとして用いて素子分離領域140を形成するので、新たにマスク形成することなく素子分離領域140をゲート絶縁膜120の形成途中に形成できる。よって、製造工程が簡略化でき、低コスト化が図れる。

[0087]

もちろん、実施の形態2において説明したように、素子分離領域140形成用のマスクはシリコン窒化膜122に限られるわけではない。そして、溝TR1の形成を素子分離領域140の形成後に行うことも必須ではない。

[0088]

<実施の形態7>

本実施の形態も、実施の形態4に係る半導体装置の製造方法の他の一例である。なお、本実施の形態は、実施の形態3におけるダミー膜203の代わりに、ゲート絶縁膜120を最初から形成しておくようにした製造方法である。よって、実施の形態3において示された図5~図13を用いて説明を行うが、以下では、図5~図13において、ダミー膜203に代わってゲート絶縁膜120が形成されているものとする。

[0089]

まず、半導体基板110上に、シリコン酸化膜121、シリコン窒化膜122 およびシリコン酸化膜123の積層膜たるゲート絶縁膜120を形成する。そして、その上にさらにシリコン酸化膜123に対してエッチング選択性を有する第1のマスク膜(例えばシリコン窒化膜)204を形成する(図5)。

[0090]

次に、フォトレジスト205を形成し、これにパターニングを行って開口部OP2を設ける(図6)。そして、ゲート絶縁膜120および第1のマスク膜204に異方性エッチングを施す。これにより素子分離領域が形成されるべき領域AR1に開口部が形成される(図7)。

[0091]

続いて、フォトレジスト205を除去し、領域AR1の開口部に露出する半導体基板110の表面に素子分離領域140を例えばLOCOS法等により形成する(図8)。そして、第1のマスク膜204に対してエッチング選択性を有する層間絶縁膜(例えばシリコン酸化膜)150を、半導体基板110上の全面に形成して、その表面をCMP(Chemical Mechanical Polishing)で研磨し、第1のマスク膜204を露出させる。これにより、層間絶縁膜150が領域AR1の開口部内に埋め込まれる(図9)。そして、エッチング選択性を利用して、層間

絶縁膜150およびゲート絶縁膜120を残しつつ第1のマスク膜204をエッチングにより除去する(図10)。

[0092]

次に、層間絶縁膜150およびシリコン酸化膜123上に、この両者に対して エッチング選択性を有する第2のマスク膜(例えばシリコン窒化膜)を形成して 、これにエッチバックを施すことにより、第1のマスク膜204の除去部分にお いてサイドウォール膜206を形成する(図11)。

[0093]

そして、層間絶縁膜150およびサイドウォール膜206をマスクとしつつエッチングを行い、溝TR1を形成する(図12)。その後、溝TR1内にサイドウォール膜206に対してエッチング選択性を有するSOG207を埋め込む(図13)。

[0094]

続いて、エッチング選択性を利用して、SOG207、ゲート絶縁膜120および層間絶縁膜150を残しつつサイドウォール膜206をエッチングにより除去する。そして、SOGを除去する。この状態を示すのが図27である。これにより半導体基板110に溝TR1およびゲート絶縁膜120が形成された状態となるので、実施の形態5における図18以降の工程を行うことで、実施の形態4に係る半導体装置を製造することが可能となる。

[0095]

本実施の形態によれば、層間絶縁膜150およびサイドウォール膜206をマスクとしつつ溝TR1を形成し、その後、サイドウォール膜206、SOG207を除去する。よって、素子分離領域140を形成した後に溝TR1を形成することができる。

[0096]

<実施の形態8>

本実施の形態は、実施の形態4に係る半導体装置の変形例であって、ゲート絶縁膜120のうち第1および第2の電荷保持部たるシリコン窒化膜122が、ソース領域111sおよびドレイン領域111d上で終端している構造のMONO

Sトランジスタを備える半導体装置である。

[0097]

図28は、本実施の形態に係る半導体装置の備えるMONOSトランジスタを示す図である。図28に示すように、このMONOSトランジスタにおいては、シリコン窒化膜122およびその上のシリコン酸化膜123がソース領域111s およびドレイン領域111d上で終端している。その他の構成は図15に示したMONOSトランジスタと同様のため、説明を省略する。

[0098]

このように、シリコン窒化膜122がソース領域111sおよびドレイン領域 1111 d上で終端しておれば、このMONOSトランジスタが連続して複数のメ モリセルとして形成され、隣接するトランジスタ間でゲート絶縁膜120内のシ リコン酸化膜121を共有する場合であっても、メモリセルごとに第1および第 2の電荷保持部が絶縁される。よって、メモリセル間で電荷CH1、CH2の移 動が生じることはない。

[0099]

シリコン窒化膜122にトラップされた電荷が移動することは考えにくいが、 メモリセルごとに第1および第2の電荷保持部を絶縁しておくことで、電荷CH 1, CH2の移動範囲を確実に限定することが可能となる。これにより、MON OSトランジスタのしきい値分布の広がりも抑制することができる。

[0100]

なお、図29に示すように、第1および第2の電荷保持部たるシリコン窒化膜 122の終端部分には、終端部分を覆う絶縁膜(例えばシリコン酸化膜) 126 が形成されていてもよい。これにより、ゲート電極130がシリコン窒化膜122の終端部分にまで延在している場合であっても、シリコン窒化膜122に保持された電荷CH1、CH2がゲート電極130内に移動することを防止できる。

[0101]

<実施の形態9>

本実施の形態は、実施の形態8に係る半導体装置の製造方法の一例である。

[0102]

本実施の形態においては、実施の形態5に係る半導体装置の製造方法と同様にして、図17~図19に示す工程を行う。この後、図30に示すように、フォトレジスト等のマスク202を形成して、LDD領域111sa,111daの形成領域を開口する。そして、開口した部分のシリコン酸化膜123およびシリコン窒化膜122をエッチングにより除去し、電荷保持部がソース領域およびドレイン領域上で終端するようにする。

[0103]

この後、マスク202を残したまま不純物注入IP1を行ってLDD領域111sa,111daを形成する。この後、同様にしてLDD領域111sa,111daよりも高濃度の不純物注入を行って、ソース領域111sおよびドレイン領域111dを形成する。

[0104]

その後、マスク202を除去してゲート絶縁膜120上にゲート電極130を 形成すれば、図28に示すMONOSトランジスタを製造することができる。

[0105]

なお、図29に示すMONOSトランジスタを製造する場合には、図30の段階の後に例えば熱酸化を行って、電荷保持部たるシリコン窒化膜122の終端部分にこれを覆う絶縁膜126を形成すればよい。

[0106]

なお、LDD領域とソース/ドレインの形成の先後については、実施の形態2 において説明したように、いずれであってもよい。

[0107]

<実施の形態10>.

本実施の形態は、実施の形態1に係る半導体装置の変形例であって、溝TR1 の上端部および底部の角部分が丸められている構造のMONOSトランジスタを 備える半導体装置である。

[0108]

図31は、本実施の形態に係る半導体装置の備えるMONOSトランジスタを示す図である。図31に示すように、このMONOSトランジスタにおいては、

溝TR1の上端部および底部の角部分CR1, CR2が丸められている。その他の構成は図1に示したMONOSトランジスタと同様のため、説明を省略する。

[0109]

このように、溝TR1の上端部および底部の角部分CR1, CR2が丸められておれば、角部分における電界の集中を抑制でき、半導体装置の信頼性を向上させることができる。

[0110]

<実施の形態11>

本実施の形態は、実施の形態10に係る半導体装置の製造方法の一例である。

[0111]

本実施の形態においては、実施の形態2に係る半導体装置の製造方法と同様にして、図2に示す工程を行い、溝TR1を半導体基板110内に形成する。この後、図32に示すように、溝TR1の表面に例えばシリコン酸化膜等からなる犠牲層211を形成する。犠牲層211の形成は、例えば熱酸化法を用いればよい

[0112]

その後、犠牲層211を例えばフッ酸を用いたウェットエッチングにより除去する。これにより、図33に示すように、溝TR1の上端部および底部の角部分CR1,CR2が丸められる。この後、実施の形態2と同様にして図3以降の工程を行なえば、図31に示すMONOSトランジスタを製造することができる。

[0113]

<実施の形態12>

本実施の形態も、実施の形態1に係る半導体装置の変形例であり、ゲート絶縁 膜に、シリコン窒化膜を含む積層構造を採用せずに、シリコンで形成された複数 のドットを有するゲート絶縁膜を採用する場合を示すものである。

[0114]

シリコン酸化膜内にシリコンのドットを形成する技術が、例えば"Si-Dot Non-Volatile Memory Device" J.De Blauwe et al., Extended Abstracts of the 20 01 International Conference on Solid State Devices and Materials, Tokyo, 2

001,pp.518-519に記載されている。本実施の形態においては、ゲート絶縁膜にこのようなシリコンドットを含むシリコン酸化膜を採用する。

[0115]

図34は本実施の形態に係る半導体装置の備えるMISトランジスタを示す図である。図34では、ゲート絶縁膜120が、シリコンドットDTを含む単層構造のゲート絶縁膜(例えばシリコン酸化膜)220に置換されていること以外は、実施の形態1に係る半導体装置と同様の構造である。

[0116]

実施の形態1の場合、電荷CH1, CH2が保持されるのはシリコン窒化膜122中のトラップ準位であるが、このトラップ準位はシリコン窒化膜122内の欠陥部分に存在しているため、トラップ準位の値が場所により不均一である。そのため、保持した電荷CH1, CH2を長期間保存した場合に、エネルギーの揺らぎなどがあれば電荷CH1, CH2が抜け出てしまう可能性がある。特に、浅い準位にトラップされた電荷は、深い準位にトラップされた電荷に比べて飛び出してしまいやすい。

[0117]

シリコンドットDTの場合は、導電性があることからトラップ準位がシリコン 窒化膜のものと比べて深く、かつ、場所に関わらず安定しているため、保持した 電荷が抜ける確率が低くなる。これはすなわち、実施の形態1におけるシリコン 窒化膜122のように第1および第2の電荷保持部がゲート絶縁膜120内で連 続する膜である場合に比べて、保持した電荷の移動がより起こりにくく、より不 揮発性に優れた半導体装置を実現できることを意味する。

[0118]

なお、シリコンドットの代わりに、シリコン窒化膜をシリコン酸化膜内にドット状に形成する技術が、例えば特開平5-75133号公報に記載されている(当該公報の図1を参照)。シリコン窒化膜であっても、ドット状であればゲート 絶縁膜120内で連続する膜である場合に比べて、保持した電荷の移動がより起こりにくく、シリコンドットDTの場合と同様の効果があると考えられる。

[0119]

<変形例>

実施の形態12においては、実施の形態1におけるゲート絶縁膜120が、シリコンまたはシリコン窒化膜のドットDTを含む単層構造のゲート絶縁膜220に置換されている構造を説明した。このようなドットDTを含むゲート絶縁膜220は、上述の実施の形態2~11の全てにおいてゲート絶縁膜120に置換して用いることが可能である。

[0120]

すなわち言い換えれば、MISトランジスタの構造であって、そのゲート絶縁 膜中にONO膜やドットのような、電荷を保持することが可能な電荷保持部が形 成されている構造であれば、本発明の実施の形態1~12を適用することが可能 である。

[0121]

【発明の効果】

請求項1に記載の発明によれば、MISトランジスタにおいて、ゲート電極が 溝に入り込むようにゲート絶縁膜上に形成され、ゲート絶縁膜中には、第1およ び第2の電荷保持部が溝を挟むように形成されている。よって、第1の電荷保持 部に電荷をトラップさせた後に第2の電荷保持部に電荷をトラップさせる場合に 、溝内のゲート電極がシールドの役割を果たす。すなわち、第1の電荷保持部の 電荷の誘起する電界の影響が第2の電荷保持部に及ぶことがなく、スケーリング が進んだ場合であっても第2の電荷保持部への電荷のトラップが妨げられること がない。よって、このMISトランジスタを不揮発性メモリのメモリセルに適用 すれば、不揮発性メモリのスケーリングが進んだ場合にも、一つのメモリセルに 多ビットの情報を保持させることが可能な半導体装置を実現できる。また、ソース領域およびドレイン領域間に溝が形成されているので実効チャネル長が大きく なり、パンチスルーへの耐性も向上する。

[0122]

請求項2に記載の発明によれば、ゲート絶縁膜は、第1のシリコン酸化膜、シリコン窒化膜、および、第2のシリコン酸化膜の順に積層された積層膜であって、第1および第2の電荷保持部とは、シリコン窒化膜のうち溝を挟む、互いに対

向する第1および第2の部分である。よって、請求項1に係る半導体装置をMO NOSトランジスタで実現できる。

[0123]

請求項3に記載の発明によれば、ゲート絶縁膜のうち溝に入り込んだ部分には、第1および第2の電荷保持部は形成されない。よって、溝部分のゲート絶縁膜の膜厚を薄くすることができ、溝部分におけるチャネル生成に必要なゲート電圧の値を低く抑えることができる。

[0124]

請求項4に記載の発明によれば、半導体基板上には、他のMISトランジスタも形成されている。よって、本発明に係る半導体装置を例えば、MISトランジスタをメモリセルに用い、他のMISトランジスタを論理回路の構成素子に用いるシステムLSI(Large Scale Integration)として構成することが可能である。

[0125]

請求項5に記載の発明によれば、ゲート絶縁膜のうち溝に入り込んだ部分には、第1および第2の電荷保持部は形成されず、かつ、他のMISトランジスタの他のゲート絶縁膜が延在して形成されている。よって、ゲート絶縁膜のうち溝に入り込んだ部分の材質を、他のゲート絶縁膜の材質と同じくすることができ、例えば高誘電率絶縁膜を溝部分に採用することが可能となる。

[0126]

請求項6に記載の発明によれば、第1および第2の電荷保持部は、ソース領域 およびドレイン領域上で終端している。よって、請求項1に記載のMISトラン ジスタが連続して複数のメモリセルとして形成され、隣接するトランジスタ間で ゲート絶縁膜を共有する場合であっても、メモリセルごとに第1および第2の電 荷保持部が絶縁される。よって、メモリセル間で電荷の移動が生じることはない

[0127]

請求項7に記載の発明によれば、第1および第2の電荷保持部の終端部分には 、終端部分を覆う絶縁膜が形成されている。よって、ゲート電極が第1および第 2の電荷保持部の終端部分にまで延在している場合であっても、第1および第2 の電荷保持部に保持された電荷がゲート電極内に移動することを防止できる。

[0128]

請求項8に記載の発明によれば、溝の上端部および底部の角部分は丸められている。よって、角部分における電界の集中を抑制でき、半導体装置の信頼性を向上させることができる。

[0129]

請求項9に記載の発明によれば、第1および第2の電荷保持部は、ゲート絶縁 膜内に複数形成されたドットである。よって、第1および第2の電荷保持部がゲート絶縁膜内で連続する膜である場合に比べて、保持した電荷の移動がより起こ りにくく、より不揮発性に優れた半導体装置を実現できる。

[0130]

請求項10に記載の発明によれば、ドットは、シリコンまたはシリコン窒化膜で構成される。ゲート絶縁膜に例えばシリコン酸化膜を用いる場合、シリコンまたはシリコン窒化膜のドットにおけるエネルギー準位はシリコン酸化膜のエネルギー準位よりも安定している。よって、保持した電荷の移動が起こりにくく、不揮発性に優れた半導体装置を実現できる。

[0131]

請求項11に記載の発明によれば、工程(d)において、半導体基板の表面のうち少なくともソース領域とドレイン領域とに挟まれた部分の上に、電荷保持部を含むゲート絶縁膜を形成する。よって、請求項1に記載の半導体装置を製造することができる。また、ゲート絶縁膜は、第1のシリコン酸化膜、シリコン窒化膜、および、第2のシリコン酸化膜の順に積層された積層膜である。よって、請求項1に係る半導体装置をMONOSトランジスタで実現できる。さらに、工程(d)は、パターニングされた第1のシリコン酸化膜およびシリコン窒化膜をマスクとして用いて、ソース領域およびドレイン領域内に、素子分離領域を形成する工程(d2)を含む。よって、素子分離領域を、新たにマスク形成することなくゲート絶縁膜の形成途中に形成できる。よって、製造工程が簡略化でき、低コスト化が図れる。

[0132]

請求項12に記載の発明によれば、工程(b)において、層間絶縁膜およびサイドウォール膜をマスクとしつつ溝を形成し、その後、サイドウォール膜、SOGおよびダミー膜を除去する。よって、素子分離領域を形成した後に溝を形成することが可能である。

【図面の簡単な説明】

- 【図1】 実施の形態1に係る半導体装置を示す図である。
- 【図2】 実施の形態2に係る半導体装置の製造方法を示す図である。
- 【図3】 実施の形態2に係る半導体装置の製造方法を示す図である。
- 【図4】 実施の形態2に係る半導体装置の製造方法を示す図である。
- 【図5】 実施の形態3に係る半導体装置の製造方法を示す図である。
- 【図6】 実施の形態3に係る半導体装置の製造方法を示す図である。
- 【図7】 実施の形態3に係る半導体装置の製造方法を示す図である。
- 【図8】 実施の形態3に係る半導体装置の製造方法を示す図である。
- 【図9】 実施の形態3に係る半導体装置の製造方法を示す図である。
- 【図10】 実施の形態3に係る半導体装置の製造方法を示す図である。
- 【図11】 実施の形態3に係る半導体装置の製造方法を示す図である。
- 【図12】 実施の形態3に係る半導体装置の製造方法を示す図である。
- 【図13】 実施の形態3に係る半導体装置の製造方法を示す図である。
- 【図14】 実施の形態3に係る半導体装置の製造方法を示す図である。
- 【図15】 実施の形態4に係る半導体装置を示す図である。
- 【図16】 実施の形態4に係る半導体装置の他の例を示す図である。
- 【図17】 実施の形態5に係る半導体装置の製造方法を示す図である。
- 【図18】 実施の形態5に係る半導体装置の製造方法を示す図である。
- 【図19】 実施の形態5に係る半導体装置の製造方法を示す図である。
- 【図20】 実施の形態5に係る半導体装置の製造方法を示す図である。
- 【図21】 実施の形態6に係る半導体装置の製造方法を示す図である。
- 【図22】 実施の形態6に係る半導体装置の製造方法を示す図である。
- 【図23】 実施の形態6に係る半導体装置の製造方法を示す図である。

特2002-182441

- 【図24】 実施の形態6に係る半導体装置の製造方法を示す図である。
- 【図25】 実施の形態6に係る半導体装置の製造方法を示す図である。
- 【図26】 実施の形態6に係る半導体装置の製造方法を示す図である。
- 【図27】 実施の形態7に係る半導体装置の製造方法を示す図である。
- 【図28】 実施の形態8に係る半導体装置を示す図である。
- 【図29】 実施の形態8に係る半導体装置の他の例を示す図である。
- 【図30】 実施の形態9に係る半導体装置の製造方法を示す図である。
- 【図31】 実施の形態10に係る半導体装置を示す図である。
- 【図32】 実施の形態11に係る半導体装置の製造方法を示す図である。
- 【図33】 実施の形態11に係る半導体装置の製造方法を示す図である。
- 【図34】 実施の形態12に係る半導体装置を示す図である。
- 【図35】 不揮発性メモリのメモリセルに利用される従来の半導体装置を示す断面図である。
 - 【図36】 不揮発性メモリの構造を示す上面図である。
 - 【図37】 不揮発性メモリのより具体的な構造の一例を示す斜視図である
- 【図38】 不揮発性メモリのより具体的な構造の他の一例を示す斜視図である。
 - 【図39】 従来の半導体装置のスケーリングを示す図である。
- 【図40】 従来の半導体装置において2ビットの情報を保持させる場合のスケーリングを示す図である。


【符号の説明】

110 半導体基板、111s ソース領域、111d ドレイン領域、120,124,125,220 ゲート絶縁膜、121,123 シリコン酸化膜、122 シリコン窒化膜、130 ゲート電極、140 素子分離領域、150 層間絶縁膜、203 ダミー膜、204 第1のマスク膜、206 サイドウォール膜、207 SOG、DT ドット、CH1,CH2 電荷。


【書類名】

図面

【図1】




【図2】




1


【図3】




【図4】




【図5】




【図6】




【図7】




【図8】




【図9】




【図10】




【図11】




【図12】




【図13】




【図14】




【図15】




【図16】



【図17】




【図18】




1 0


【図19】




【図20】




【図21】




【図22】




【図23】




【図24】




【図25】




【図26】




【図27】




【図28】




【図29】




【図30】




【図31】




【図32】




【図33】




【図34】



【図35】




【図36】




【図37】






【図38】


<u>101B</u>



【図39】



【図40】



【書類名】 要約書

【要約】

【課題】 不揮発性メモリのスケーリングが進んだ場合にも、一つのメモリセル に多ビットの情報を保持させることが可能な半導体装置およびその製造方法を提供する。

【解決手段】 MONOSトランジスタのチャネル部分に溝TR1を形成する。そして、ゲート絶縁膜120中のシリコン窒化膜122のうち、溝TR1を挟むソース側部分およびドレイン側部分を、電荷CH1、CH2を保持可能な第1および第2の電荷保持部として機能させる。このようにすれば、電荷CH1をトラップさせた後に電荷CH2をトラップさせる場合に、ゲート電極130のうち溝TR1内の部分130aがシールドの役割を果たす。ゲート電極130に固定電位を与えておけば、電荷CH1の誘起する電界EF1の影響が第2の電荷保持部に及ばず、電荷CH2のトラップが妨げられることがないからである。

【選択図】 図1

出 願 人 履 歴 情 報

識別番号

[000006013]

1. 変更年月日

1990年 8月24日

[変更理由]

新規登録

住 所

東京都千代田区丸の内2丁目2番3号

氏 名

三菱電機株式会社